BOE đã thông tuyến dây chuyền thử nghiệm đế đóng gói thủy tinh (glass substrate) và gửi mẫu 24 lớp cho khách hàng kiểm tra. Công ty dự kiến đạt đủ điều kiện quyết định đầu tư sản xuất hàng loạt vào quý 1/2027.
Samsung và Qualcomm đang phát triển công nghệ đóng gói 2.1D sử dụng cầu nối hữu cơ thay thế silicon để giảm chi phí sản xuất chip AI, đồng thời tránh các rào cản bằng sáng chế từ Intel.
Huahai Qingke vừa đưa thiết bị đánh bóng CMP bảng mạch tự động Master-P510APEX vào dây chuyền sản xuất hàng loạt, đánh dấu bước tiến quan trọng trong việc nội địa hóa công nghệ đóng gói chip tiên tiến.
Amkor vừa công bố giai đoạn hai cho nhà máy tại Arizona với diện tích phòng sạch tăng thêm 60.000m², nâng tổng vốn đầu tư lên 12 tỷ USD nhằm đáp ứng nhu cầu khổng lồ về đóng gói chip AI.
Tongfu Microelectronics ghi nhận kết quả kinh doanh bùng nổ trong nửa đầu năm 2026 nhờ nhu cầu mạnh mẽ từ AI, trung tâm dữ liệu và đối tác AMD, với lợi nhuận ròng tăng vọt hơn 316% so với cùng kỳ.
Powertech Technology đang phát triển công nghệ đóng gói cấp tấm nền (panel-level packaging) cho chip AI, hứa hẹn giảm chi phí và tăng hiệu suất sản xuất so với phương pháp truyền thống, dự kiến thương mại hóa vào năm 2027.
Hơn một nửa lỗi thiết bị điện tử xuất phát từ nhiệt độ chip quá cao. Huatian Technology đã phát triển quy trình thiết kế và mô phỏng nhiệt toàn diện trong đóng gói Fan-Out nhằm giải quyết triệt để vấn đề tản nhiệt ngay từ khâu sản xuất.
JCET vừa thử nghiệm thành công công nghệ TSV (Silicon xuyên lỗ) với đường kính siêu nhỏ 1.5μm và tỷ lệ khung hình 11.3:1, đánh dấu bước tiến quan trọng trong việc tối ưu hóa khả năng tích hợp 3D và 2.5D cho các chip hiệu năng cao.
Do năng lực sản xuất CoWoS của TSMC bị hạn chế, AMD và nhiều ông lớn công nghệ đang cân nhắc hợp tác với Intel để tận dụng công nghệ đóng gói EMIB-T với tỷ lệ thành phẩm đạt 90%.